數字集成電路作為當今信息時代的基石,不僅在信息處理、工業控制等生產領域得到普及應用,并且在人們的日常生活中也是隨處可見,極大的改變了人們的生活方式。面對如此巨大的市場,要求數字集成電路的設計周期盡可能短、實驗成本盡可能低,最好能在實驗室直接驗證設計的準確性和可行性,因而出現了現場可編程邏輯門陣列FPGA.對于芯片設計而言,FPGA的易用性不僅使得設計更加簡單、快捷,并且節省了反復流片驗證的巨額成本。對于某些小批量應用的場合,甚至可以直接利用FPGA實現,無需再去訂制專門的數字芯片。
文中著重介紹了一種基于FPGA利用VHDL硬件描述語言的數字秒表設計方法,在設計過程中使用基于VHDL的EDA工具ModelSim對各個模塊仿真驗證,并給出了完整的源程序和仿真結果。